PLL Multiplier Config + Actual speed on given bus
PLL_EXT+PLL[0-3] 0=Closed 1=Open	Multiplier	50MHz bus clock	66MHz bus clock	100MHz bus clock	133MHz bus clock	167MHz bus clock
00000	0.5x	25MHz	33MHz	50MHz	67MHz	83MHz
00100	2x	100MHz	133MHz	200MHz	267MHz	333MHz
00110	2.5x	125MHz	166MHz	250MHz	333MHzx	417MHz
01000	3x	150MHz	200MHz	300MHz	400MHz	500MHz
01110	3.5x	175MHz	233MHz	350MHz	467MHz	583MHz
01010	4x	200MHz	266MHz	400MHz	533MHz	667MHz
00111	4.5x	225MHz	300MHz	450MHz	600MHz	750MHz
01011	5x	250MHz	333MHz	500MHz	667MHz	833MHz
01001	5.5x	275MHz	366MHz	550MHz	733MHz	917MHz
01101	6x	300MHz	400MHz	600MHz	800MHz	1000MHz
00101	6.5x	325MHz	433MHz	650MHz	867MHz	1083MHz
00010	7x	350MHz	466MHz	700MHz	933MHz	1167MHz
00001	7.5x	375MHz	500MHz	750MHz	1000MHz	1250MHz
01100	8x	400MHz	533MHz	800MHz	1067MHz	1333MHz
00110	8.5x	425MHz	566MHz	850MHz	1133MHz	1417MHz
10111	9x	450MHz	600MHz	900MHz	1200MHz	1500MHz
00111	9.5x	475MHz	633MHz	950MHz	1267MHz	1587MHz
11010	10x	500MHz	667MHz	1000MHz	1333MHz	1667MHz
11001	11x	550MHz	733MHz	1100MHz	1467MHz	1833MHz
11011	12x	600MHz	800MHz	1200MHz	1600MHz	2000MHz
10101	13x	650MHz	867MHz	1300MHz	1733MHz	2167MHz
11100	14x	700MHz	933MHz	1400MHz	1867MHz	2333MHz
10001	15x	750MHz	1000MHz	1500MHz	2000MHz	2500MHz
11101	16x	800MHz	1067MHz	1600MHz	2133MHz	2667MHz
00011	PLL off/bypass (1x bus-to-core implied)	50MHz	66MHz	100MHz	133MHz	167MHz
01111	PLL off	0MHz	0MHz	0MHz	0MHz	0MHz